Il corso (di 60 ore, 6 CFU) ha lo scopo di introdurre alle metodologie di progetto dei circuiti e sistemi digitali e di fornire una conoscenza dei concetti di base dell'architettura dei sistemi di elaborazione.
Saranno svolte due prove in itinere (prove scritte). La prima al termine della parte relativa alle reti logiche. La seconda a completamento del programma. A seguito del superamento delle suddette prove sarà data una valutazione e la possibilità di verbalizzare il voto. Le prove degli appelli ufficiali verteranno in una prova scritta sull'intero programma svolto.
Lo studente è libero di integrare il materiale discusso a lezione con qualsiasi libro di testo che tratta i medesimi argomenti. Ad ogni modo l'ordine e la presentazione degli argomenti trattati seguirà il filo logico dei seguenti libri di testo:
Le lezioni saranno tenute nelle aule e nei giorni secondo il seguente calendario.
| Mercoledi | Giovedi | |
|---|---|---|
| Aula | D42 | D42 |
| Orario | 15-17 | 15-18 |
Si prega di essere puntuali.
Il docente riceve gli studenti tutti i giorni dalle 08:00am alle 09:00am presso lo studio #15 del nuovo edificio afferente al Dipartimento di Ingegneria Informatica e delle Telecomunicazioni. Il docente è disponibile esclusivamente durante i giorni e le ore dedicate al ricevimento studenti. Alternativamente può essere contattato tramite email all'indirizzo mpalesi [at] diit.unict.it. In questo caso si prega di anteporre all'oggetto dell'email il prefisso [ce]. Solo in caso di necessità può essere contattato allo 0957382385.
Le diapositive delle lezioni sono in formato PDF. Per visualizzarle/stamparle occorre disporre di un visualizzatore di file PDF. Adobe Acrobat Reader è uno di questi e potete scaricarlo liberamente dal sito di Adobe.
| Data | Argomento |
|---|---|
| 8 marzo |
Presentazione del corso (diapositive) VLSI Design Automation (diapositive) Billion-Transistor Architectures, IEEE Computer, 37(3):22-28, Mar 2004. |
| 9 marzo | Algebra di commutazione (diapositive) |
| 15 marzo |
Caratteristiche area/ritardo (diapositive) Richiami sulle mappe di Karnaugh (diapositive) Esempi mappe di Karnaugh (diapositive) |
| 16 marzo | La lezione è sospesa. Sarà recuperata a data da destinarsi. |
| 22 marzo |
Il metodo di Quine-McCluskey (diapositive) |
| 23 marzo |
Esempi di applicazione del metodo di Quine-McCluskey (diapositive) Estensione del metodo di Quine-McCluskey per circuiti a più uscite (diapositive) Minimizzazione di reti logiche combinatorie a pił livelli (diapositive) Richiami sui bistabili (diapositive) |
| 29 marzo | Sintesi di reti sequenziali sincrone (diapositive) |
| 30 marzo |
Esercizio sulla sintesi di reti sequenziali sincrone (diapositive) Minimizzazione degli stati per macchine sincrone completamente specificate (diapositive) |
| 5 aprile |
Minimizzazione degli stati per macchine sincorne non completamente specificate (stesse slides della lezione precedente) Progettazione di un contatore a due bit avanti e indietro (svolto alla lavagna) |
| 6 aprile |
Assegnamento degli stati (diapositive) Ottimizzazione logica e sintesi con SIS (diapositive) Manuale SIS (manuale) Esercitazione sulle mappe di Karnaugh, sul metodo di Quine-McCluskey e sulla sintesi dei circuiti sequenziali sincroni. (Esercizio 0), (Esercizio 1), (Esercizio 2), (Esercizio 3), (Esercizio 4), (Esercizio 5), (Esercizio 6), (Esercizio 7) |
| 12 aprile |
Sommatori (diapositive) |
| 13 aprile | Lezione sospesa |
| 19 aprile | Esercizi alla lavagna |
| 20 aprile |
Esercizi alla lavagna |
| 26 aprile |
I componenti di un sistema digitale (diapositive) Introduzione all'architettura dei calcolatori (diapositive) |
| 27 aprile | Prima prova in itinere Compito A e traccia della soluzione Compito B e traccia della soluzione |
| 3 maggio | Generalità sull'architettura del set di istruzioni (diapositive) |
| 4 maggio | Il set di istruzioni del DLX (diapositive) |
| 10 maggio | Il set di istruzioni del DLX (stesse slides lezione del 4 maggio) |
| 11 maggio | Il set di istruzioni del DLX (stesse slides lezione del 4 maggio) |
| 17 maggio | Esempi di programmi assembly (svolti alla lavagna) |
| 18 maggio | WinDLX (vedi sezione Strumenti) Esercizio svolto in aula (palindromo.s) Esercizi per casa (consegna 31 maggio) (diapositive) La valutazione delle prestazioni (diapositive) |
| 24 maggio | La valutazione delle prestazioni (stesse slides della lezione precedente) |
| 25 maggio | La lezione è sospesa |
| 31 maggio | Il sottosistema di memoria (diapositive) |
| 1 giugno | Data and Design Management Seminar (agenda) |
| 7 giugno | Le gerarchie di memorie: la memoria cache (diapositive) |
| 8 giugno | La memoria cache (stesse diapositive della lezione precedente) |
| 14 giugno | Esercizi svolti alla lavagna |
| 15 giugno | Seconda prova in itinere Compito A Compito B |
| 27 giugno | Esame scritto (ore 08.00am, aula T5) Compito |
| 25 luglio | Esame scritto (ore 08.00am, aula D02) Compito |
| 22 agosto | Esame scritto (ore 09.00am, aula IC) |
| 19 settembre | Esame scritto (ore 08.00am, aula D02) |
| 5 dicembre | Esame scritto (ore 11.00am, aula P6) |
| 12 febbraio | Esame scritto (ore 8.00am, studio del docente) |
| 28 febbraio | Esame scritto (ore 8.00am, studio del docente) |
| Nome | Descrizione |
|---|---|
| SIS Linux (1.3MB) Installazione DOS (3.1MB) |
SIS - sequential interactive synthesis - is a software package for logic design developed at the University of California, Berkeley. SIS can synthesise combinational, synchronous and asynchronous circuits, generating either two-level or multi-level (factorised) equations. These equations can then be mapped onto a user-defined component library representing gates, flip-flops, standard cells, etc, and these circuits optimised for minimum size, maximum speed, etc. SIS contains a range of algorithms chosen to generate good quality, rather than minimal results. Such results are sometimes approximations, but this means that SIS can process much larger problems than would be possible by exhaustive methods such as K-maps or Quine-McCluskey minimisation. |
|
WinDLX Windows (136KB) Tutorial DLXSim Linux (22KB) DLXAsm Linux (5KB) | WinDLX is a pipeline simulator for the DLX processor as described in Computer Architecture: A Quantitative Approach, Second Edition by John Hennessy and Dave Patterson Morgan Kaufmann Publishers, San Francisco, California. After loading a symbolic DLX assembler code, most of the information relevant to the CPU (pipeline, registers, I/O, memory, ...) can be viewed and modified while executing the code step-by-step or continuously. WinDLX offers statistics about pipeline behavior in time. This program is designed to help people understand pipelining concepts as well as other architectural specifics of RISC processors. |
|
Dinero IV Windows (405KB) Linux (295KB) NMSU TraceBase |
Dinero IV is a cache simulator for memory reference traces. It includes the following major changes over Dinero III:
|
| Data | Avviso |
|---|---|
| 1 febbraio | Per sostenere l'esame del 12 febbraio 2007 o del 28 febbraio 2007 è necessario prenotarsi spedendo una email al docente con oggetto [CE] prenotazione e riportando nel corpo della email il proprio nome, cognome e numero di matricola e data dell'appello. L'esame si svolgerà alle ore 08.00am presso lo studio del docente. |
| 20 dicembre | Risultati dell'appello del 20 dicembre 2006. La verbalizzazione si terrà giorno 21 dicembre 2006 dalle ore 07.30 alle ore 09.30 presso lo studio del docente. |
| 7 novembre | Gli studenti che desiderano sostenere l'esame del 5 dicembre 2006 (ore 11.00am, aula P6) sono pregati di prenotarsi scrivendo una email al docente con oggetto [CE] prenotazione e riportando nel corpo della email il proprio nome, cognome e numero di matricola. |
| 25 settembre | Risultati dell'appello del 19 settembre 2006. La verbalizzazione si terrà giorno 6 novembre 2006 dalle ore 08.00 alle ore 10.00 presso lo studio del docente. |
| 19 settembre | Si avvisano gli studenti che i risultati dell'esame del 19 settembre saranno disponibili in questa pagina entro 2 settimane. |
| 14 settembre | Si avvisano gli studenti che l'esame del 19 settembre previsto per le ore 08.00 è rinviato alle ore 09.00. |
| 4 settembre | Gli studenti che desiderano sostenere l'esame del 19 settembre 2006 sono pregati di prenotarsi scrivendo una email al docente con oggetto [CE] prenotazione e riportando nel corpo della email il proprio nome, cognome e numero di matricola. |
| 22 agosto | Risultati dell'appello del 22 agosto 2006. La verbalizzazione si terrà giorno 28 agosto 2006 dalle ore 08.00 alle ore 10.00 presso lo studio del docente. |
| 25 luglio | Risultati dell'appello del 25 luglio 2006. La verbalizzazione si terrà giorno 31 luglio 2006 dalle ore 08.00 alle ore 09.00 presso lo studio del docente. |
| 27 giugno |
Risultati dell'appello del 27
giugno 2006 e della prova di recupero/ripetizione. La
verbalizzazione si terrà secondo il seguente calendario:
|
| 20 giugno |
Risultati complessivi
della prima e della seconda prova in itinere. Ricordarsi di
compilare l'apposita form
elettronica per comunicare al docente la propria scelta
entro il 23 giugno 2006. Si precisa che il recupero parziale o totale di una delle prove, o la ripetizione dell'esame potrebbe portare ad una diminuzione del punteggio attualmente totalizzato. Una volta che una prova viene ripetuta, la prova precedente perde definitivamente la sua validità. |
| 25 maggio | Manifesto delle norme e dei regolamenti di esame. |
| 25 maggio | La lezione di oggi 25 maggio è sospesa. |
| 23 maggio | Risultati della prima prova in itinere. Gli studenti che hanno riportato un giudizio Non superato non possono essere ammessi alla seconda prova in itinere. Gli studenti che hanno riportato un giudizio Con riserva sono ammessi alla seconda prova in itinere previo superamento di una prova di recupero che si terrà contestualmente alla seconda prova in itinere. |
| 19 aprile | La lezione di Giovedi 20 aprile inizierà con 1 ora di ritardo. |
| 12 aprile | La lezione di Giovedi 13 aprile è sospesa. |
| 13 marzo | La lezione di Giovedi 16 marzo è sospesa. |
| 7 febbraio | Le lezioni inizieranno, come da calendario, l'8 marzo 2006. Si invitano gli studenti ad inscriversi al corso utilizzando l'apposita form. I dati raccolti saranno utilizzati per la suddivisione in eventuali gruppi di lavoro, assegnazione di tesine ed esercizi, monitoraggio, mailing-list etc. |