Il corso (di 60 ore, 6 CFU) ha lo scopo di introdurre alle metodologie di progetto dei circuiti e sistemi digitali e di fornire una conoscenza dei concetti di base dell'architettura dei sistemi di elaborazione.
Saranno svolte due prove in itinere (prove scritte). La prima al termine della parte relativa alle reti logiche. La seconda a completamento del programma. A seguito del superamento delle suddette prove e allo sviluppo di un elaborato in assembly sarà data una valutazione e la possibilità di verbalizzare il voto. Naturalmente sono anche previsti gli esami ufficiali che verteranno in una prova scritta sull'intero programma svolto ed un elaborato in assembly.
Lo studente è libero di integrare il materiale discusso a lezione con qualsiasi libro di testo che tratta i medesimi argomenti. Ad ogni modo l'ordine e la presentazione degli argomenti trattati seguirà il filo logico dei seguenti libri di testo:
Le lezioni saranno tenute nelle aule e nei giorni secondo il seguente calendario.
| Lunedi | Mercoledi | Giovedi | |
|---|---|---|---|
| Aula | T5 | T5 | IE |
| Orario | 09-11 | 08-11 | 18-20 |
A partire dal 7 febbraio 2005 il calendario delle lezioni è questo.
Si prega di essere puntuali.
Il docente riceve gli studenti tutti i giorni dalle 08:00am alle 09:00am presso lo studio #15 del nuovo edificio afferente al Dipartimento di Ingegneria Informatica e delle Telecomunicazioni. Il docente è disponibile esclusivamente durante i giorni e le ore dedicate al ricevimento studenti. Alternativamente può essere contattato tramite email all'indirizzo mpalesi [at] diit.unict.it. In questo caso si prega di anteporre all'oggetto dell'email il prefisso [ce]. Solo in caso di necessità può essere contattato allo 0957382385.
Le diapositive delle lezioni sono in formato PDF. Per visualizzarle/stamparle occorre disporre di un visualizzatore di file PDF. Adobe Acrobat Reader è uno di questi e potete scaricarlo liberamente dal sito di Adobe.
| Data | Argomento |
|---|---|
| 17 gennaio |
Presentazione del corso (diapositive) VLSI Design Automation (diapositive) |
| 19 gennaio |
Rappresentazione dell'informazione (dispensa) Algebra di commutazione (diapositive) |
| 20 gennaio | Algebra di commutazione (Stesse slides della lezione precedente) |
| 24 gennaio | Caratteristiche area/ritardo (diapositive) |
| 26 gennaio | Mappe di Karnaugh (diapositive) Esempi mappe di Karnaugh (diapositive) Introduzione al metodo di Quine-McCluskey (diapositive) |
| 27 gennaio | Esempi sul metodo di Quine-McCluskey (diapositive) Esercizio (testo, svolgimento a cura di C. Fiorilla, M. Forbice, S. Giardina) |
| 31 gennaio | Cenni sulla minimizzazione di reti logiche combinatorie multi-livello (diapositive) Richiami sui bistabili (diapositive) |
| 2 febbraio | La lezione è sospesa. |
| 3 febbraio | Introduzione alla sintesi delle reti sequenziali sincrone (diapositive) |
| 7 febbraio |
Esercizio: sintesi di una rete sequenziale (diapositive) Minimizzazione degli stati di una macchina sequenziale sincrona (diapositive) |
| 9 febbraio | Assegnamento degli stati (diapositive) |
| 10 febbraio |
Ottimizzazione logica e sintesi con SIS (diapositive) Manuale SIS (manuale) |
| 14 febbraio | Esercitazione sulle mappe di Karnaugh, sul metodo di Quine-McCluskey e sulla sintesi dei circuiti sequenziali sincroni. (Esercizio 0), (Esercizio 1), (Esercizio 2), (Esercizio 3), (Esercizio 4), (Esercizio 5), (Esercizio 6), (Esercizio 7) |
| 16 febbraio | I componenti base di un sistema digitale (diapositive) |
| 17 febbraio | Introduzione all'architettura dei calcolatori (diapositive) |
| 21 febbraio | Prima prova in itinere (compito) |
| 23 febbraio | La valutazione delle prestazioni (diapositive) |
| 24 febbraio | Architettura del set di istruzioni (diapositive) |
| 28 febbraio | Il set di istruzioni del DLX (diapositive) |
| 2 marzo | Data and Design Management Seminar (agenda, diapositive) |
| 3 marzo | Il set di istruzioni del DLX (Stesse diapositive del 28 febbraio) |
| 7 marzo | Il set di istruzioni del DLX (Stesse diapositive del 28 febbraio) |
| 9 marzo | Esempi programmazione assembly (Stesse diapositive del 28 febbraio) Esercizi per casa (consegna 14 marzo) (diapositive) |
| 10 marzo | Il sottosistema di memoria: indirizzamento della memoria (diapositive) |
| 14 marzo | Le gerarchie di memorie (diapositive) |
| 16 marzo | Esercitazione. |
| 17 marzo | Seconda prova in itinere (compiti, svolgimento) |
| Esami | |
| 29 marzo | Prova scritta (Aula T5, ore 13.00) (recupero prima, recupero seconda, compito) |
| 14 aprile | Prova scritta (Aula T5, ore 09.00) (compito) |
| 4 luglio | Prova scritta (Aula T5, ore 09.00). |
| 18 luglio | Prova scritta (Aula T5, ore 09.00). |
| 12 settembre | Prova scritta. |
| 5 dicembre | Prova scritta. |
| 23 gennaio | Prova scritta. |
| Nome | Descrizione |
|---|---|
| SIS Linux (1.3MB) Installazione DOS (3.1MB) |
SIS - sequential interactive synthesis - is a software package for logic design developed at the University of California, Berkeley. SIS can synthesise combinational, synchronous and asynchronous circuits, generating either two-level or multi-level (factorised) equations. These equations can then be mapped onto a user-defined component library representing gates, flip-flops, standard cells, etc, and these circuits optimised for minimum size, maximum speed, etc. SIS contains a range of algorithms chosen to generate good quality, rather than minimal results. Such results are sometimes approximations, but this means that SIS can process much larger problems than would be possible by exhaustive methods such as K-maps or Quine-McCluskey minimisation. |
|
WinDLX Windows (136KB) Tutorial DLXSim Linux (22KB) DLXAsm Linux (5KB) | WinDLX is a pipeline simulator for the DLX processor as described in Computer Architecture: A Quantitative Approach, Second Edition by John Hennessy and Dave Patterson Morgan Kaufmann Publishers, San Francisco, California. After loading a symbolic DLX assembler code, most of the information relevant to the CPU (pipeline, registers, I/O, memory, ...) can be viewed and modified while executing the code step-by-step or continuously. WinDLX offers statistics about pipeline behavior in time. This program is designed to help people understand pipelining concepts as well as other architectural specifics of RISC processors. |
|
Dinero IV Windows (405KB) Linux (295KB) NMSU TraceBase |
Dinero IV is a cache simulator for memory reference traces. It includes the following major changes over Dinero III:
|
| Data | Avviso |
|---|---|
| 11 gennaio | E' stato fissato un appello per il 23 gennaio 2006. I candidati sono pregati di prenotarsi inviando una email al docente con oggetto [CE] Prenotazione esame e riportando nel corpo della email i seguenti dati: nome, cognome, matricola. |
| 17 novembre | E' stato fissato un appello per il 5 dicembre 2005. I candidati sono pregati di prenotarsi inviando una email al docente con oggetto [CE] Prenotazione esame e riportando nel corpo della email i seguenti dati: nome, cognome, matricola. |
| 29 luglio | Per sostenere l'esame del 12 settembre 2005 è necessario prenotarsi entro le ore 12.00 dell'8 settembre 2005 utilizzando l'apposita form elettronica. |
| 18 luglio | L'esame si terrà domani 19 luglio alle ore 15.00 presso lo studio del docente. |
| 4 luglio | Risultati dell'esame del 4 luglio 2005. La verbalizzazine si terrà domani 5 luglio 2005 alle ore 15.00 presso lo studio del docente. |
| 24 giugno | Per sostenere l'esame del 4 luglio 2005 è necessario prenotarsi utilizzando l'apposita form elettronica. |
| 18 aprile | Risultati dell'esame del 14 aprile 2005. La verbalizzazine si terrà vernerdi 22 aprile dalle ore 08.00am alle ore 09.00am presso lo studio del docente. |
| 7 aprile | Si informano gli studenti che da questo momento non è più possibile visionare le prove in itinere, di recupero e dell'appello del 29 marzo. |
| 5 aprile | Per sostenere l'esame del 14 aprile è necessario prenotarsi entro l'11 aprile utilizzando l'apposita form elettronica. |
| 5 aprile |
Risultati dell'esame del
29 marzo 2005. La verbalizzazione della materia sia per gli
studenti cha hanno superato le prove in itinere, sia per
quelli che hanno superato le prove di recupero, sia per quelli
che hanno superato l'esame complessivo, si terrà nello
studio del docente secondo il seguente calendario:
|
| 23 marzo | Chi sostiene la prova di recupero, noti bene che la prova in itinere che ha ripetuto perde di validità. Cioè, chi decide di recuperare una prova in itinere e dovesse ottere un punteggio inferiore al punteggio della prova in itinere che ha ripetuto, non potrà ritornare indietro. Non consegnare equivale ad un punteggio nullo. |
| 23 marzo | La verbalizzazione della materia, per coloro che accettano la valutazione complessiva della prima+seconda prova in itinere, si terrà concorrentemente alla verbalizzazione dell'esame del primo appello. La data della verbalizzazione sarà comunicata dopo il 29 marzo in questa sezione. |
| 23 marzo | Per sostenere la prova di recupero o la prova d'esame che si terrano giorno 29 marzo alle ore 13.00 in aula T5, è necessario prenotarsi utilizzando l'apposita form elettronica entro il 27 marzo 2005. Clicca qui per l'iscrizione alla prova di recupero. Clicca qui per l'iscrizione alla prova d'esame. Il termine ultimo per la prenotazione è il 27 marzo 2005. |
| 23 marzo | Risultati complessivi delle prove in itinere |
| 21 marzo | La visione del compito della prima prova in itinere si terrà giorno 24 marzo dalle ore 08.00am alle ore 09.00am presso lo studio del docente. |
| 16 marzo | La seconda prova in itinere si terrà giorno 17 marzo alle ore 17.00 nelle aule IC (da Abate a Malignaggi) e IE (da Maltese a Zinno). E' consigliato portare con se una calcolatrice. |
| 14 marzo | Criteri per la valutazione delle prove in itinere e le regole che si attueranno per il riconoscimento delle prove e dei punteggi. |
| 14 marzo | Risultati della prima prova in itinere del 21 febbraio 2005. |
| 25 febbraio | Aggiunti esercizi sulla valutazione delle prestazioni (Slides del 23 febbraio). |
| 10 febbraio | Sono state aggiornate le slides 29 e 30 sulla riduzione degli stati per macchine non completamente specificate (vedi agenda, 7 febbraio). |
| 7 febbraio | Calendario aggiornato delle lezioni valido dal 7 febbraio 2005. |
| 28 gennaio | Le lezioni di lunedi 31 gennaio e di lunedi 7 febbraio si terranno in Aula IE. Le lezioni di mercoledi 2 febbraio e di mercoledi 9 febbraio si terranno in Aula ID. |
| 27 gennaio | La lezione di Mercoledi 2 febbraio è sospesa. |
| 26 gennaio | Errata corrige Slide 6 degli esempi sulle mappe di Karnaugh trattati nella lezione di oggi. La versione corretta è in linea. |
| 24 gennaio | La lezione di mercoledi 26 gennaio si concluderà alle ore 10.20 piuttosto che alle 11.00. |
| 19 gennaio | Le lezioni di giovedi si terranno in aula IE. |
| 29 dicembre | Le lezioni inizieranno, come da calendario, il 17 gennaio 2005. Si invitano gli studenti ad inscriversi al corso utilizzando l'apposita form. I dati raccolti saranno utilizzati per la suddivisione in eventuali gruppi di lavoro, assegnazione di tesine ed esercizi, monitoraggio, mailing-list etc. |