


Organizzazione pipeline della CPU

Riferimento:


D. A. Patterson, J.L. Hennessy, “Struttura e Progetto dei Calcolatori – L'interfaccia Hardware-Software” -II edizione
Zanichelli editore, ISBN: 8808091457

Esecuzione sequenziale


Prof. G. Ascia




Tempo :




Tempo :30+40+20




Tempo :30+40+20+30+40+20+30+40+20+30+40+20+30+40+20 = 6 h




Tempo :30



Tempo :30+40+20+30+40+20



Tempo :30+40




Tempo :30+40+20+30+40+20+30+40+20+30+40+20

01_Esecuzione_sequenziale.exe

$$\text{Tempo} = 4 * (30+40+20) = 6 \text{ h}$$

Esecuzione pipeline

Prof. G. Ascia



02_Esecuzione_pipeline.exe

Pipeline

Prof. G. Ascia

- Il pipeline non riduce la **latenza** del singolo task, aumenta il **throughput** dell'intero workload
- Il **pipeline rate** è limitato dal **più lento** pipeline stage
- **Più** task operano simultaneamente
- Potenziale miglioramento = **Numero di pipe stages**
- Lunghezze non bilanciate dei pipeline stages **riducono** il miglioramento

Esecuzione pipeline delle istruzioni

Prof. G. Ascia

T0	T1	T2	T3	T4	T5	T6	T7	T8	T9	T10	T11
IFetch 0	IDec 0	IExe 0	IMem 0	IWrB 0	IFetch 1	IDec 1	IExe 1	IMem 1	IWrB 1	IFetch 2	IDec 3

T0	T1	T2	T3	T4	T5	T6	T7	T8	T9	T10	T11
IFetch 0	IDec 0	IExe 0	IMem 0	IWrB 0							
	IFetch 1	IDec 1	IExe 1	IMem 1	IWrB 1						
		IFetch 2	IDec 2	IExe 2	IMem 2	IWrB 2					
			IFetch 3	IDec 3	IExe 3	IMem 3	IWrB 3				
				IFetch 4	IDec 4	IExe 4	IMem 4	IWrB 4			
					IFetch 5	IDec 5	IExe 5	IMem 5	IWrB 5		
						IFetch 6	IDec 6	IExe 6	IMem 6	IWrB 6	
							IFetch 7	IDec 7	IExe 7	IMem 7	IWrB 7

Prestazione con pipeline

Prof. G. Ascia

- Il tempo di exec della singola istruzione non diminuisce
- Il **tempo medio** di exec delle istruzioni si riduce di un fattore **N** (**caso ideale**)
- Il **throughput** migliora di un fattore **N**

 Perché?

- Una istruz. eseguita per CLK
- $CPI_{Pipe} = 1$ ($CPI_{Sequenziale} = N$)

Prestazione con pipeline

Prof. G. Ascia

$$\text{CPUtime}_{\text{Pipe}} = \text{IC} \times \text{CPI}_{\text{Pipe}} \times T_{\text{CK}} = \text{IC} \times 1 \times T_{\text{CK}}$$


$$\text{CPUtime}_{\text{Seq}} = \text{IC} \times N \times T_{\text{CK}} = N \times \text{CPUtime}_{\text{Pipe}}$$

$$\text{Speedup} = \frac{\text{CPU}_{\text{TIME Sequenziale}}}{\text{CPU}_{\text{TIME Pipeline}}} = N$$

Ma questo è vero solo nel caso ideale!


DLX sequenziale multiciclo

Prof. G. Ascia



DLX sequenziale


Prof. G. Assi



03_Datapath_DLX_sequenziale.exe


DLX pipeline

Prof. G. Ascia



Esecuzione pipeline DLX

Prof. G. Ascia



04_Datpath_DLX_pipeline.exe

Pipeline DLX

Prof. G. Ascia

Stage Any instruction

IF IF/ID.IR \leftarrow Mem[PC];
 IF/ID.NPC, PC \leftarrow (if EX/MEM.cond {EX/MEM.ALUOutput} else {PC+4});

ID ID/EX.A \leftarrow Regs[IF/ID.IR_{6..10}]; ID/EX.B \leftarrow Regs[IF/ID.IR_{11..15}];
 ID/EX.NPC \leftarrow IF/ID.NPC; IF/EX.IR \leftarrow IF/ID.IR;
 ID/EX.Imm \leftarrow (IF/ID.IR₁₆)¹⁶##IF/ID.IR_{16..31};

ALU instruction

Load or store instruction

Branch instruction

EX	EX/MEM.IR \leftarrow ID/EX.IR; EX/MEM.ALUOutput \leftarrow ID/EX.A <i>func</i> ID/EX.B;	EX/MEM.IR \leftarrow ID/EX.IR EX/MEM.ALUOutput \leftarrow ID/EX.A + ID/EX.Imm;	EX/MEM.ALUOutput \leftarrow ID/EX.NPC+ID/EX.Imm;
	or		
	EX/MEM.ALUOutput \leftarrow ID/EX.A <i>op</i> ID/EX.Imm; EX/MEM.cond \leftarrow 0;	EX/MEM.cond \leftarrow 0; EX/MEM.B \leftarrow ID/EX.B;	EX/MEM.cond \leftarrow (ID/EX.A <i>op</i> 0);


Pipeline DLX

Prof. G. Ascia

	ALU instruction	Load or store instruction	Branch instruction
MEM	$\text{MEM/WB.IR} \leftarrow \text{EX/MEM.IR};$ $\text{MEM/WB.ALUOutput} \leftarrow$ $\text{EX/MEM.ALUOutput};$	$\text{MEM/WB.IR} \leftarrow \text{EX/MEM.IR};$ $\text{MEM/WB.LMD} \leftarrow$ $\text{Mem}[\text{EX/MEM.ALUOutput}];$ or $\text{Mem}[\text{EX/MEM.ALUOutput}] \leftarrow$ $\text{EX/MEM.B};$	
WB	$\text{Regs}[\text{MEM/WB.IR}_{16..20}] \leftarrow$ $\text{MEM/WB.ALUOutput};$ or $\text{Regs}[\text{MEM/WB.IR}_{11..15}] \leftarrow$ $\text{MEM/WB.ALUOutput};$	$\text{Regs}[\text{MEM/WB.IR}_{11..15}] \leftarrow$ $\text{MEM/WB.LMD};$	

Unità di Controllo per il pipeline


Prof. G. Ascia



L'unità di controllo nella fase ID produce i segnali di controllo che verranno utilizzati negli stadi successivi EX, MM e WB


I segnali non utilizzati in uno stadio sono inoltrati agli stadi successivi.

Unità di Elaborazione + Unità di controllo



Risorse coinvolte

Prof. G. Ascia



05_Risorse_coinvolte.exe

Problemi

Prof. G. Ascia

Potenziati conflitti sulle risorse!

1. Con IM e DM separate, no conflict, ma a parità di ck cycle occorre una memoria 5X veloce!
2. Le fasi ID e WB usano lo stesso banco di registri nello stesso periodo di ck per istruzioni diverse!
3. Il PC va aggiornato ogni periodo di ck per fare un fetch/ck. Cosa accade per un branch il cui esito è noto soltanto nella fase di mem?

I registri **A**, **B**, **Imm**, nello stesso ck sono utilizzati nello stage di ex. (**istruz. I**), ma scritti nello stage di decode **dall'istruz. I+1!**

- Il registro **IR** viene scritto (nello stesso Ck) nello stage di **IF** (**istruz. I**) e il suo contenuto relativo all'istruz. **I-4** serve nello stage WB!

Limiti alla esecuzione pipeline: i conflitti (Hazard)


Prof. G. Ascia

- I **conflitti (Hazard)** impediscono che una istruzione venga eseguita nel ciclo di clock atteso
- **Structural hazards**: Le risorse HW non supportano alcune combinazioni di istruzioni
- **Data hazards**: Un'istruzione dipende dal risultato di una istruzione che è ancora nella pipeline
- **Control hazards**: Pipelining di branch e altre istruzioni che cambiano il PC
- La soluzione più semplice è introdurre dei cicli di clck di **stallo** nella pipeline fino a quando l' hazard non è risolto, inserendo una o più **“bolle”** nella pipeline.

Structural Hazard

Prof. G. Ascia

Esempio di structural hazard quando è presente un'unica memoria per le istruzioni e i dati



06_Structural_hazard_bubble.exe

Structural Hazard


Prof. G. Ascia

Soluzioni

- Introdurre una bolla, una nop (not operation), nella fase di ID e bloccare l'istruzione nella fase di Fetch
- Duplicare le risorse hardware

Structural Hazard: Stallo


Prof. G. Ascia



08_Structural_hazard_Implementazione_stallo.exe


Data Hazard

Prof. G. Ascia



Data Hazard: esecuzione errata


Prof. G. Ascia



09_Data_hazards_Esecuzione_errata.exe

Data Hazard: esecuzione corretta

Prof. G. Ascia



10_Data_hazards_Esecuzione_corretta-Introduzione_bolle.exe

Data Hazard: introduzione degli stalli

Prof. G. Ascia

add r1, r2, r3

IF ID EX MEM WB

sub r4, r1, r2

IF ID *stall* *stall* EX MEM WB

add r1, r2, r3

IF ID EX MEM WB

subi r3, r2, 10

IF ID EX MEM WB

addi r4, r1, 5

IF ID *stall* EX MEM WB

Data Hazard: introduzione degli stalli

Prof. G. Ascia

Una soluzione ai data hazard è l'introduzione di cicli di clock di stallo.

Poichè il data hazard viene scoperto nella fase ID, quando viene introdotto uno stallo per i data hazard:

- Viene bloccata l'istruzione nella fase ID impedendo l'aggiornamento del registro IF/ID;
- Viene bloccata l'istruzione nella fase IF non aggiornando il PC
- Vengono scritti sul registro ID/EX i segnali di controllo relativi a una nop

I cicli di stallo vengono ripetuti fino a quando non viene aggiornato il registro destinazione

Il numero di cicli di clock di stallo dipende dalla distanza tra le istruzioni

Introduzione stalli x data hazard


Prof. G. Ascia

I+1

I


I-1

I-2



Data Hazard: introduzione stalli

Prof. G. Ascia



11_Data_hazards_Datapath_Implementazione_introduzione_stalli.exe

Data Hazard: introduzione degli stalli

Prof. G. Ascia

```
i   : add r1, r2,r3  
i+1: sub r4, r1,r2
```

Supponendo che la scrittura in r1 avvenga nel primo semiperiodo del clock e la lettura nel secondo semiperiodo tra le istruzioni a distanza 1 sono necessari 2 cicli di clock di stallo

```
i   : add r1, r2,r3  
i+1: subi r3, r2, 10  
i+2: addi r4, r1, 5
```

Supponendo che la scrittura in r1 avvenga nel primo semiperiodo del clock e la lettura nel secondo semiperiodo tra le istruzioni a distanza 2 sono necessari 1 cicli di clock di stallo

Data Hazard: Forwarding


Prof. G. Ascia

Non si aspetta che il registro destinazione r_D sia stato aggiornato per fare avanzare nella fase di execute l'istruzione che ha bisogno del risultato

Il dato viene immediatamente utilizzato non appena è prodotto


Forwarding per i Data Hazard

Prof. G. Ascia




Implementazione del forwarding

Prof. G. Ascia




b. With forwarding

Forwarding per lw



Introduzione di uno stallo per lw

Prof. G. Ascia



Software Scheduling

Prof. G. Ascia

Try producing fast code for

a = b + c;

d = e - f;

assuming a, b, c, d, e, and f in memory.

Slow code:


```
LW Rb,b
LW Rc,c
ADD Ra,Rb,Rc
SW a,Ra
LW Re,e
LW Rf,f
SUB Rd,Re,Rf
SW d,Rd
```

Fast code:

```
LW Rb,b
LW Rc,c
LW Re,e
ADD Ra,Rb,Rc
LW Rf,f
SW a,Ra
SUB Rd,Re,Rf
SW d,Rd
```

Compiler Avoiding Load Stalls

Prof. G. Ascia



Control Hazard

Prof. G. Ascia


Un branch causa l'introduzione di 3 cicli di clock di stallo in attesa dell'esito del branch (l'aggiornamento del PC viene eseguito nella fase di MEM).

Branch instruction	IF	ID	EX	MEM	WB					
Branch successor		IF	<i>stall</i>	<i>stall</i>	<i>stall</i>	IF	ID	EX	MEM	WB
Branch successor + 1						IF	ID	EX	MEM	WB
Branch successor + 2							IF	ID	EX	MEM
Branch successor + 3								IF	ID	EX
Branch successor + 4									IF	ID
Branch successor + 5										IF

Control Hazard

Prof. G. Ascia


Il numero di cicli può essere ridotto a un solo ciclo anticipando la verifica nello stadio ID



Introduzione stalli x control hazard


Prof. G. Ascia

I+1 branch I-1 I-2



Control Hazard: stalli


Prof. G. Ascia



12_Control_hazard_Datapath_Implementazione_introduzione_stalli.exe


Frequenza branch

Prof. G. Ascia



Frequenza branch

Prof. G. Ascia



Four Branch Hazard Alternatives

Prof. G. Ascia

#1: Stall until branch direction is clear

#2: Predict Branch Not Taken

Execute successor instructions in sequence

“Squash” instructions in pipeline if branch actually taken

Advantage of late pipeline state update

47% DLX branches not taken on average

PC+4 already calculated, so use it to get next instruction

#3: Predict Branch Taken

53% DLX branches taken on average

But haven't calculated branch target address in DLX

DLX still incurs 1 cycle branch penalty

Other machines: branch target known before outcome

Control Hazard

Prof. G. Ascia

The predict-not-taken scheme and the pipeline sequence when the branch is untaken (top) and taken (bottom)

Untaken branch instr.	IF	ID	EX	MEM	WB		
Instruction i+1		IF	ID	EX	MEM	WB	
Instruction i+2			IF	ID	EX	MEM	WB
Instruction i+3				IF	ID	EX	MEM WB
Instruction i+4					IF	ID	EX MEM WB

Taken branch instr.	IF	ID	EX	MEM	WB		
Instruction i+1		IF	idle	idle	idle	idle	
Branch target			IF	ID	EX	MEM	WB
Branch target + 1				IF	ID	EX	MEM WB
Branch target + 2					IF	ID	EX MEM WB

Four Branch Hazard Alternatives

Prof. G. Ascia

#4: Delayed Branch

- Define branch to take place **AFTER** a following instruction

```
branch instruction
  sequential successor1
  sequential successor2
  .....
  sequential successorn
branch target if taken
```

- **1 slot delay allows proper decision and branch target address in 5 stage pipeline**
- **DLX uses this**

Control Hazard-Delay slot


The behavior of a delayed branch is the same whether or not the branch is taken. Prof. G. Ascia

Untaken branch instr.	IF	ID	EX	MEM	WB
Branch-delay instr. (i+1)		IF	ID	EX	MEM WB
Instruction i+2			IF	ID	EX MEM WB
Instruction i+3				IF	ID EX MEM WB
Instruction i+4					IF ID EX MEM WB

Taken branch instr.	IF	ID	EX	MEM	WB
Branch-delay instr. (i+1)		IF	ID	EX	MEM WB
Branch target			IF	ID	EX MEM WB
Branch target + 1				IF	ID EX MEM WB
Branch target + 2					IF ID EX MEM WB

Control Hazard-Delay slot

Prof. G. Ascia



Delayed Branch

Prof. G. Ascia

- **Where to get instructions to fill branch delay slot?**
 - Before branch instruction
 - From the target address: only valuable when branch taken
 - From fall through: only valuable when branch not taken
 - Cancelling branches allow more slots to be filled
- **Compiler effectiveness for single branch delay slot:**
 - Fills about 60% of branch delay slots
 - About 80% of instructions executed in branch delay slots useful in computation
 - About 50% (60% x 80%) of slots usefully filled

Pipeline performance con Hazard

Speedup rispetto alla versione sequenziale

Prof. G. Ascia

$$\text{CPU}_{\text{TIME}} = \text{IC} \cdot \text{CPI} \cdot \text{TC}$$

$$\text{Speedup} = \frac{\text{CPU}_{\text{TIME Sequenziale}}}{\text{CPU}_{\text{TIME Pipeline}}} = \frac{\text{CPI}_{\text{Seq}} \cdot T_{\text{CK Seq}}}{\text{CPI}_{\text{Pipe}} \cdot T_{\text{CK Pipe}}}$$

$$\text{CPI}_{\text{Pipe}} = \text{CPI}_{\text{Ideale}} + \text{Nr}_{\text{Cicli di clock di stallo per istruzione}}$$

Hp: Stage bilanciati, no overhead x pipeline, $T_{\text{CK Seq}} = T_{\text{CK Pipe}}$

$$\text{Speedup} = \frac{\text{CPI}_{\text{Seq}}}{1 + \text{Nr}_{\text{Cicli Stallo per Istruzione}}} = \frac{\text{Stadi della Pipe}}{1 + \text{Nr}_{\text{Cicli Stallo per Istruzione}}}$$

Pipeline performance: esempio1 (1/2)

Prof. G. Ascia

Dato un programma con seguente instruction mix

- Lw 20%
- Sw 10%
- Branch 20%
- ALU 50 %

ipotizzando di avere un'unica memoria, utilizzare il forwarding, calcolare l'esito del branch nello stadio di Decode e che il 50% delle Lw è seguito da un'istruzione che da essa dipende

calcolare lo speedup dell'architettura pipeline rispetto a una sequenziale.

$$\begin{aligned} \text{CPI}_{\text{Pipe}} &= \text{CPI}_{\text{ideale}} + \text{Nr}_{\text{CicliStalloPerIstruzione}} = \\ &= 1 + f_{\text{StructHazard}} * \text{Stalli}_{\text{StructHazard}} + f_{\text{Branch}} * \text{Stalli}_{\text{Branch}} + f_{\text{DataHazard_Lw}} * \text{Stalli}_{\text{DataHazard_Lw}} \end{aligned}$$

Pipeline performance: esempio1 (2/2)

Prof. G. Ascia

Poiché

- $f_{\text{StructHazard}} = f_{\text{Lw}} + f_{\text{Sw}} = 0,2 + 0,1 = 0,3$ $\text{Stalli}_{\text{StructHazard}} = 1$
- $f_{\text{Branch}} = 0,2$ $\text{Stalli}_{\text{Branch}} = 1$
- $f_{\text{DataHazard_Lw}} = 20\% * 50\% = 0,1$ $\text{Stalli}_{\text{DataHazard_Lw}} = 1$

$$\text{CPI}_{\text{Pipe}} = 1 + 0,3 * 1 + 0,2 * 1 + 0,1 * 1 = 1 + 0,6 = 1,6$$

$$\text{Speedup} = \frac{\text{CPI}_{\text{Seq}}}{\text{CPI}_{\text{Pipe}}} = \frac{\text{Stadi della Pipe}}{1 + \text{Nr}_{\text{Cicli Stallo per Istruzione}}} = \frac{5}{1,6} = 3,125$$

Pipeline performance: esempio2 (1/2)

Prof. G. Ascia

Dato un programma con seguente instruction mix

- Lw 25%
- Sw 15%
- Branch 20%
- ALU 40 %

ipotizzando di avere due memorie, di non utilizzare il forwarding, di calcolare l'esito del branch nello stadio di MemAccess, che il 30% delle istruzioni ALU ha una dipendenza dati con una istruzione a distanza 1 e il 10% delle istruzioni ALU ha una dipendenza dati con una istruzione a distanza 2,

calcolare lo speedup dell'architettura pipeline rispetto a una sequenziale.

$$\begin{aligned} \bullet \text{ CPI}_{\text{Pipe}} &= \text{CPI}_{\text{ideale}} + N_r \text{ CicliStalloPerIstruzione} = \\ &= 1 + f_{\text{Branch}} * \text{Stalli}_{\text{Branch}} + f_{\text{DataHazard_ALU_Distanza1}} * \text{Stalli}_{\text{DataHazard_ALU_Distanza1}} + \\ & \quad f_{\text{DataHazard_ALU_Distanza2}} * \text{Stalli}_{\text{DataHazard_ALU_Distanza1}} \end{aligned}$$

Pipeline performance: esempio2 (2/2)

Prof. G. Ascia

Poiché

- $f_{\text{Branch}} = 0,2$ $\text{Stalli}_{\text{Branch}} = 3$
- $f_{\text{DataHazard_ALU_Distanza1}} = 40\% * 30\% = 0,12$ $\text{Stalli}_{\text{DataHazard_ALU_Distanza1}} = 2$
- $f_{\text{DataHazard_ALU_Distanza2}} = 40\% * 10\% = 0,04$ $\text{Stalli}_{\text{DataHazard_ALU_Distanza2}} = 1$

$$\text{CPI}_{\text{Pipe}} = 1 + 0,2 * 3 + 0,12 * 2 + 0,04 * 1 = 1 + 0,6 + 0,24 + 0,04 = 1,88$$

$$\text{Speedup} = \frac{\text{CPI}_{\text{Seq}}}{\text{CPI}_{\text{Pipe}}} = \frac{\text{Stadi della Pipe}}{1 + \text{Nr}_{\text{Cicli Stallo per Istruzione}}} = \frac{5}{1,88} = 2,66$$